Алгоритмы работы блоков помехоустойчивого кодирования / Кодирование |
Проверочная матрица нерегулярного кода повторения-накопления (англ. IRA) состоит из двух частей - разреженной матрицы перестановок H s размерностью kldpc x mldpc и ступенчатой матрицы H p размерностью mldpc x mldpc, где kldpc – число бит в информационном слове, mldpc – число проверок. Такая структура кода позволяет получить порождающую матрицу вида:
с помощью которой осуществляется процедура кодирования. Матрица Hp-T является верхней треугольной:
Алгоритм кодирования заключается в умножении информационного вектора на проверочную матрицу H p -T что эквивалентно накоплению результата в простейшем аккумуляторе.
Однако получение порождающей матрицы не обязательно, поскольку все необходимые вычисления для кодирования могут быть реализованы в соответствии со схемой кодера по проверочной матрице H представленной на рисунке:
Рисунок 1. Структурная схема LDPC кодера по проверочной матрице
Более подробное описание данного алгоритма LDPC кодирования представлено в [1].