|
|
| Векторизован | Си
| |
в палитре |
на схеме |
Реализует задержку (выжидание подтверждения) входного сигнала на заданное время при изменении
входного логического сигнала от 1 до 0:
где
y(
t) – выходной сигнал блока,
x(
t) – входной сигнал, T
2 – постоянная времени подтверждения
подтверждения по выключению.
Важно: выход блока может принимать значения либо 0, либо
1.
Свойства:
- Массив времён подтверждения, с – задержка выключения
T2.
- Способ задания времени подтверждения – если указан способ
задания «Вход», то время задержки берётся со второго дополнительного входа.
Параметры
- Время до остановки таймера - текущие значение обратного отсчета
таймера задержки.